## TENT COOPERATION TREAT

#### From the INTERNATIONAL BUREAU

#### PCT

#### NOTIFICATION OF ELECTION

(PCT Rule 61.2)

To:

Commissioner **US Department of Commerce** United States Patent and Trademark Office, PCT 2011 South Clark Place Room

CP2/5C24 Arlington, VA 22202

ETATS-UNIS D'AMERIQUE

| Date of mailing (day/month/year)  22 June 2001 (22.06.01)               | in its capacity as elected Office                           |  |  |  |
|---|---|--|--|--|
| International application No. PCT/EP00/09267                            | Applicant's or agent's file reference S0293 SB/dh           |  |  |  |
| International filing date (day/month/year) 21 September 2000 (21.09.00) | Priority date (day/month/year) 24 September 1999 (24.09.99) |  |  |  |
| Applicant   |   |  |  |  |
| NIE, Xiaoning   |   |  |  |  |

| X in the demand file   | ed with the International Preliminary Examining Authority            | on:                                  |
|------------------------|--|--------------------------------------|
| _                      | 19 April 2001 (19.04.01)   |                                      |
| in a notice effecti    | ng later election filed with the International Bureau on:            |                                      |
| ·                      |  |                                      |
| The election X w       | as   |                                      |
| w                      | as not   |                                      |
| لبا                    | as not<br>tion of 19 months from the priority date or, where Rule 32 | applies, within the time limit under |
| made before the expira |  | applies, within the time limit under |
| made before the expira |  | applies, within the time limit under |
| made before the expira |  | applies, within the time limit under |

Authorized officer

## **PCT**

#### INTERNATIONALER RECHERCHENBERICHT

(Artikel 18 sowie Regeln 43 und 44 PCT)

| Aktenzeichen des Anmelders oder Anwalts                                      |   | siehe Mitteilung über die Übermittlung des internationalen Recherchenberichts (Formblatt PCT/ISA/220) sowie, soweit |  |  |
|--|---|---|--|--|
| S0293 SB/dh  | VORGEHEN zutreffend, nachsteh   |   |  |  |
| Internationales Aktenzeichen   | Internationales Anmeldedatum  | (Frühestes) Prioritätsdatum (Tag/Monat/Jahr)  |  |  |
| PCT/EP 00/09267  | (Tag/Monat/Jahr)<br>21/09/2000  | 24/09/1999  |  |  |
| Anmelder   | 21,07,200   | 2.00,1200   |  |  |
|  |   |   |  |  |
| INFINEON TECHNOLOGIES AG et  | : al.   |   |  |  |
|  |   |   |  |  |
| Dieser internationale Recherchenbericht wurd                                 | le von der Internationalen Recherchenbehörde  | erstellt und wird dem Anmelder gemäß  |  |  |
| Artikel 18 übermittelt. Eine Kopie wird dem Int                              |   |   |  |  |
| Dioces internationals Deah as has bailed weeks                               | Ot : 2  |   |  |  |
| Dieser internationale Recherchenbericht umfa  X Darüber hinaus liegt ihm jew | aßt insgesamt <u>3</u> Blätter.<br>reils eine Kopie der in diesem Bericht genannte              | en Unterlagen zum Stand der Technik bei.  |  |  |
|  |   |   |  |  |
| Grundlage des Berichts   |   |   |  |  |
|  | rnationale Recherche auf der Grundlage der in<br>ereicht wurde, sofern unter diesem Punkt nicht |   |  |  |
| Die internationale Recherche<br>Anmeldung (Regel 23.1 b)) o                  | e ist auf der Grundlage einer bei der Behörde e<br>durchgeführt worden.                         | eingereichten Übersetzung der internationalen   |  |  |
| b. Hinsichtlich der in der internationaler                                   | n Anmeldung offenbarten <b>Nucleotid- und/od</b> e<br>equenzprotokolls durchgeführt worden, das | er Aminosäuresequenz ist die internationate   |  |  |
|  | dung in Schrifticher Form enthalten ist.  |   |  |  |
| zusammen mit der internatio  | onalen Anmeldung in computerlesbarer Form e   | ingereicht worden ist.  |  |  |
| bei der Behörde nachträglich   | h in schriftlicher Form eingereicht worden ist.   |   |  |  |
| bei der Behörde nachträglich   | h in computerlesbarer Form eingereicht worder   | ı ist.  |  |  |
| Die Erklärung, daß das nach internationalen Anmeldung i                      | nträglich eingereichte schriftliche Sequenzproto<br>m Anmeldezeitpunkt hinausgeht, wurde vorgel | okoll nicht über den Offenbarungsgehalt der<br>egt.   |  |  |
| Die Erklärung, daß die in co<br>wurde vorgelegt.                             | mputerlesbarer Form erfaßten Informationen d  | em schriftlichen Sequenzprotokoll entsprechen,  |  |  |
| 2. Bestimmte Ansprüche hab   | pen sich als nicht recherchierbar erwiesen (  | siehe Feld I).  |  |  |
| 3. Mangelnde Einheitlichkeit   | der Erfindung (siehe Feld II).  | ·   |  |  |
|  |   |   |  |  |
| 4. Hinsichtlich der Bezeichnung der Erfin                                    | =   |   |  |  |
| wird der vom Anmelder eing   | ereichte Wortlaut genehmigt.  |   |  |  |
| wurde der Wortlaut von der   | Behörde wie folgt festgesetzt:  |   |  |  |
|  |   |   |  |  |
|  |   |   |  |  |
| Hinsichtlich der Zusammenfassung   |   |   |  |  |
| 1 1/1  | ereichte Wortlaut genehmigt.<br>gel 38.2b) in der in Feld III angegebenen Fass                  | ung von der Robörde festensetzt. Der  |  |  |
|  | innerhalb eines Monats nach dem Datum der   |   |  |  |
| 6. Folgende Abbildung der Zeichnungen is                                     | st mit der Zusammenfassung zu veröffentliche  | n: Abb. Nr  |  |  |
| X wie vom Anmelder vorgesch  | ılagen  | keine der Abb.  |  |  |
| weil der Anmelder selbst kei   | ne Abbildung vorgeschlagen hat.   |   |  |  |
| weil diese Abbildung die Erfi  | indung besser kennzeichnet.   |   |  |  |

#### INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen T/EP 00/09267

A. KLASSIFIZIERUNG DES ANMELDO. IPK 7 G06F9/32 G G06F9/38

Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK

#### B. RECHERCHIERTE GEBIETE

Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole )  $IPK \ 7 \ G06F$ 

Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

#### EPO-Internal

| Kategorie° | Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile  | Betr. Anspruch Nr. |
|------------|---|--------------------|
| Y          | LEE R ET AL: "PATHLENGTH REDUCTION FEATURES IN THE PA-RISC ARCHITECTURE" PROCEEDINGS OF THE COMPUTER SOCIETY INTERNATIONAL CONFERENCE (COMPCON)SPRING,US,LOS ALAMITOS, IEEE COMP. SOC. PRESS, Bd. CONF. 37, 24. Februar 1992 (1992-02-24), Seiten 129-135, XP000340724 ISBN: 0-8186-2655-0 Seite 133, linke Spalte, Absatz 2 - Absatz 3; Abbildung 7 Seite 134, rechte Spalte, Absatz 4  -/ | 1,2<br>3–8         |

| Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen   | X Siehe Anhang Patentfamilie   |
|---|--|
| <ul> <li>Besondere Kategorien von angegebenen Veröffentlichungen :</li> <li>'A' Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist</li> <li>'E' älteres Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist</li> <li>'L' Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt)</li> <li>'O' Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht</li> <li>'P' Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist</li> </ul> | <ul> <li>*T* Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist</li> <li>*X* Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden</li> <li>*Y* Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist</li> <li>*&amp;* Veröffentlichung, die Mitglied derselben Patentfamilie ist</li> </ul> |
| Datum des Abschlusses der internationalen Recherche   | Absendedatum des internationalen Recherchenberichts  |
| 15. Januar 2001   | 05/02/2001   |
| Name und Postanschrift der Internationalen Recherchenbehörde<br>Europäisches Patentamt, P.B. 5818 Patentlaan 2<br>NL – 2280 HV Rijswijk   | Bevollmächtigter Bediensteter  |
| Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,<br>Fax: (+31-70) 340-3016  | Klocke, L  |

#### INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen
T/EP 00/09267

| rung) ALS WESENTLICH AND SEHENE UNTERLAGEN   | In .   |
|--|--|
| Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile   | Betr. Anspruch Nr.   |
| MAHLKE S A ET AL: "A COMPARISON OF FULL AND PARTIAL PREDICATED EXECUTION SUPPORT FOR ILP PROCESSORS" PROCEEDINGS OF THE ANNUAL SYMPOSIUM ON COMPUTER ARCHITECTURE, US, NEW YORK, ACM, Bd. SYMP. 22, 22. Juni 1995 (1995-06-22), Seiten 138-149, XP000687803 ISBN: 0-7803-3000-5 das ganze Dokument | 3  |
| FR 2 770 662 A (INSIDE TECHNOLOGIES) 7. Mai 1999 (1999-05-07) das ganze Dokument   | 4-8  |
| MAHON M J ET AL: "HEWLETT-PACKARD PRECISION ARCHITECTURE: THE PROCESSOR" HEWLETT-PACKARD JOURNAL, HEWLETT-PACKARD CO. PALO ALTO, US, Bd. 37, Nr. 8, 1. August 1986 (1986-08-01), Seiten 4-22, XP000211314 Seite 10, rechte Spalte, Zeile 36 - Zeile 59; Abbildung 8                                | 1,2  |
| ANONYMOUS: "Single Cycle Branch Operations for a High Speed Microprocessor. September 1981." IBM TECHNICAL DISCLOSURE BULLETIN, Bd. 24, Nr. 4, 1. September 1981 (1981-09-01), Seite 1951 XP002157253 New York, US das ganze Dokument  | 1,2,4  |
| US 5 349 671 A (MAEDA TOSHINORI ET AL) 20. September 1994 (1994-09-20) Spalte 4, Zeile 64 -Spalte 5, Zeile 18 Spalte 7, Zeile 56 -Spalte 8, Zeile 12; Abbildungen 4,6  | 4-8  |
| PARKER AND VENESKI: "Control structure for making fast conditional branch decisions" IBM TECHNICAL DISCLOSURE BULLETIN, Bd. 27, Nr. 2, Juli 1984 (1984-07), Seiten 1239-1240, XP002070445 ARMONK,US das ganze Dokument   | 4-8  |
|  | AND PARTIAL PREDICATED EXECUTION SUPPORT FOR ILP PROCESSORS" PROCEEDINGS OF THE ANNUAL SYMPOSIUM ON COMPUTER ARCHITECTURE, US, NEW YORK, ACM, Bd. SYMP. 22, 22. Juni 1995 (1995-06-22), Seiten 138-149, XP000687803 ISBN: 0-7803-3000-5 das ganze Dokument |

#### **INTERNATIONAL SEARCH REPORT**

Internation on patent family members

International Application No
T/EP 00/09267

| Patent document<br>cited in search report |   | Publication date |                | ratent family<br>member(s)          | Publication date                       |
|---|---|------------------|----------------|-------------------------------------|--|
| FR 2770662                                | A | 07-05-1999       | AU<br>EP<br>WO | 2118599 A<br>1027643 A<br>9923551 A | 24-05-1999<br>16-08-2000<br>14-05-1999 |
| US 5349671                                | Α | 20-09-1994       | JP<br>JP<br>JP | 2073964 C<br>3033930 A<br>7109588 B | 25-07-1996<br>14-02-1991<br>22-11-1995 |

# Translation

# PATENT COOPERATION TREATY PCT

#### INTERNATIONAL PRELIMINARY EXAMINATION REPORT

(PCT Article 36 and Rule 70)

| Applicant's or agent's file reference<br>S0293 SB/dh   | FOR FURTHER ACTION  |                                 | ionofTransmittalofInternational Preliminary<br>Report (Form PCT/IPEA/416)   |
|--|---|---------------------------------|---|
| International application No. PCT/EP00/09267   | International filing date (day/n 21 September 2000 (2   |                                 | Priority date (day/month/year) 24 September 1999 (24.09.99)   |
| International Patent Classification (IPC) or n<br>G06F 9/32  | ational classification and IPC  |                                 |   |
| Applicant  | INFINEON TECHNOLO   | OGIES AG                        |   |
| and is transmitted to the applicant ac  2. This REPORT consists of a total of  This report is also accompaniamended and are the basis for 70.16 and Section 607 of the | ccording to Article 36.  6 sheets, including the day ANNEXES, i.e., sheets of                                       | g this cover so the description | ational Preliminary Examining Authority  heet.  on, claims and/or drawings which have been tions made before this Authority (see Rule |
| IV Lack of unity of inv V Reasoned statement citations and explan VI Certain documents of VII Certain defects in the   | of opinion with regard to novelty<br>rention<br>under Article 35(2) with regard<br>actions supporting such statemen | to novelty, in                  | ep and industrial applicability ventive step or industrial applicability;   |
| Date of submission of the demand 19 April 2001 (19.04)   |   | f completion o                  | of this report<br>anuary 2002 (21.01.2002)  |
| Name and mailing address of the IPEA/EP  | Author  | ized officer                    |   |
| Facsimile No.  | Telenh  | one No                          |   |

PCT/EP00/09267

| I. | Basis<br>_    | of the re   | port   |  |  |  |  |  |
|----|---------------|---|--|--|--|--|--|--|
| 1. | With          | regard to   | the elements of the international application:*  |  |  |  |  |  |
|    |               | the international application as originally filed |  |  |  |  |  |  |
|    | $\boxtimes$   | the desc  | cription:  |  |  |  |  |  |
|    |               | pages   | 1,3-16   | , as originally filed  |  |  |  |  |
|    |               | pages   |  | , filed with the demand  |  |  |  |  |
|    |               | pages   | 2,2a , filed with the letter of  | 03 December 2001 (03.12.2001)  |  |  |  |  |
|    | $\boxtimes$   | the clair   | ms:  |  |  |  |  |  |
|    |               | pages   |  | , as originally filed  |  |  |  |  |
|    |               | pages   | , as amended (togethe  |  |  |  |  |  |
|    |               | pages   |  | , filed with the demand  |  |  |  |  |
|    |               | pages   | 1-3 , filed with the letter of   | 03 December 2001 (03.12.2001)  |  |  |  |  |
|    | $\nabla$      | the drav  |  | _  |  |  |  |  |
|    |               | pages   |  | , as originally filed  |  |  |  |  |
|    |               | pages   | 1-3  |  |  |  |  |  |
|    |               | pages   | , filed with the letter of   |  |  |  |  |  |
|    |               |   |  |  |  |  |  |  |
|    | L1            | the seque   | nce listing part of the description:   |  |  |  |  |  |
|    |               | pages   |  |  |  |  |  |  |
|    |               | pages   |  |  |  |  |  |  |
|    |               | pages   | , filed with the letter of   |  |  |  |  |  |
| 2. | the in        | nternation<br>e element<br>the lang<br>the lang   | guage of a translation furnished for the purposes of international search (under Ruage of publication of the international application (under Rule 48.3(b)).  Graph of the translation furnished for the purposes of international preliminar  | which is: Rule 23.1(b)).   |  |  |  |  |
| 3. | With<br>preli | regard<br>minary ex                               | to any <b>nucleotide and/or amino acid sequence</b> disclosed in the internation was carried out on the basis of the sequence listing:   | ational application, the international                                     |  |  |  |  |
|    |               | contain   | ed in the international application in written form.   |  |  |  |  |  |
|    |               | filed to  | gether with the international application in computer readable form.   |  |  |  |  |  |
|    |               | furnish   | ed subsequently to this Authority in written form.   |  |  |  |  |  |
|    |               | furnish   | ed subsequently to this Authority in computer readable form.   |  |  |  |  |  |
|    |               |   | atement that the subsequently furnished written sequence listing does not tional application as filed has been furnished.  | ot go beyond the disclosure in the   |  |  |  |  |
|    | Ш             |   | atement that the information recorded in computer readable form is identical training and the information recorded in computer readable form is identical training and the information recorded in computer readable form is identical training and the information recorded in computer readable form is identical training and the information recorded in computer readable form is identical training at the information recorded in computer readable form is identical training at the information recorded in computer readable form is identical training at the information recorded in computer readable form is identical training at the information recorded in computer readable form is identical training at the information recorded in computer readable form is identical training at the information recorded in the infor | l to the written sequence listing has                                      |  |  |  |  |
| 4. | $\boxtimes$   |   | the description, pagesthe claims, Nosthe drawings, sheets/fig  |  |  |  |  |  |
| 5. |               |   | ort has been established as if (some of) the amendments had not been made, s<br>the disclosure as filed, as indicated in the Supplemental Box (Rule 70.2(c)).**  | since they have been considered to go                                      |  |  |  |  |
|    | in th         | icement s<br>is report<br>10.17).                 | heets which have been furnished to the receiving Office in response to an invit<br>as "originally filed" and are not annexed to this report since they do n  | tation under Article 14 are referred to not contain amendments (Rule 70.16 |  |  |  |  |
| ** | Any r         | eplaceme  | ent sheet containing such amendments must be referred to under item 1 and ann  | exed to this report.   |  |  |  |  |
|    |               |   |  |  |  |  |  |  |

#### INTERNATIONAL PRELIMINARY EXAMINATION REPORT

International application No. SCT/EP 00/09267

 Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial applicability; citations and explanations supporting such statement

| Statement                     |        |     |       |
|-------------------------------|--------|-----|-------|
| Novelty (N)                   | Claims | 1-3 | YES   |
|                               | Claims |     | NO    |
| Inventive step (IS)           | Claims |     | YES   |
|                               | Claims | 1-3 | NO NO |
| Industrial applicability (IA) | Claims | 1-3 | YES   |
|                               | Claims |     | NO    |

#### 2. Citations and explanations

This report makes reference to the following documents:

- MAHON M J ET AL: "HEWLETT-PACKARD PRECISION ARCHITECTURE: THE PROCESSOR" HEWLETT-PACKARD JOURNAL, HEWLETT-PACKARD CO. PALO ALTO, US, Vol., 37, no. 8, 1 August 1986 (1986-08-01), pages 4 to 22, XP000211314
- D2 ANONYMOUS: "Single Cycle Branch Operations for a High Speed Microprocessor. September 1981.

  "IBM TECHNICAL DISCLOSURE BULLETIN, Vol. 24, no. 4, 1 September 1981 (1981-09-01), page 1951 XP002157253 New York, US
- D3 LEE R ET AL: "PATHLENGTH REDUCTION FEATURES IN THE PA-RISC ARCHITECTURE" PROCEEDINGS OF THE COMPUTER SOCIETY INTERNATIONAL CONFERENCE (COMPCON) SPRING, US, LOS ALAMITOS, IEEE COMP. SOC. PRESS, Vol. CONF. 37, 24 February 1992 (1992-02-24), pages 129-135, XP000340724 ISBN: 0-8186-2655-0
- D4 MAHLKE S A ET AL: " A COMPARISON OF FULL AND PARTIAL PREDICATED EXECUTION SUPPORT FOR ILP PROCESSORS" PROCEEDINGS OF THE ANNUAL SYMPOSIUM ON COMPUTER ARCHITECTURE, US, NEW YORK, ACM, Vol. SYMP. 22, 22 June 1995 (1995-06-22), pages

#### INTERNATIONAL PRELIMINARY EXAMINATION REPORT

138-149, XP000687803 ISBN: 0-7803-3000-5.

- 1. The subject matter of Claim 1 is not inventive as defined in PCT Article 33(3).
- a. D1 (in particular page 5, left-hand column, lines 1 to 27, page 10, right-hand column, line 36 to page 11, left-hand column, line 6) explains on page 10, right-hand column, lines 42 to 55:

Statistics of instruction sequences show that in an overwhelming majority of cases, a conditional branch instruction is immediately preceded by the instruction that sets the condition tested by the branch. HP Precision architecture capitalizes on that fact by combining the two instructions into one instruction, thus achieving code compaction, reduction of execution time, and elimination of condition code flip-flops in the processor state. Each conditional branch instruction includes a data transformation operation, which generates a condition that is used immediately to determine whether the branch is taken or not.

The corresponding command format is in D1, page 20, figure 8, line 5 ("BR") with the result that in D1

such a processor instruction contains an instruction operation code, register addresses (r), a relative jump displacement (i) and a post-condition (c) (but no precondition).

Clearly the post condition is used after the instruction operation code is executed to decide whether the required branch instruction should be carried out or not with the

#### INTERNATIONAL PRELIMINARY EXAMINATION REPORT

result that

jumping to a branch address is carried out in relation to the relative jump displacement in the processor instruction when the post condition is satisfied.

This type of instruction format is also in D2, page 1951, lines 13 to 14, without the cancelling bit, the post condition being incorporated into the conditional branch instruction "BRND" ("Branch if ALU output negative"), and in D3, Chapter 4.1, in particular paragraph 2, lines 1 to 5, in combination for example with the "COMB" instruction ("Compare and Branch") from Figure 7b.

- b. D4 describes (page 138, right-hand column, line 15 to page 139, left-hand column, line 16) a method ("full predicate support"), in which all instructions are provided with a precondition and are only executed when the precondition is satisfied. In this application this approach is clearly dependent on the complexity and the content of the relevant instructions.
- c. It is obvious to a person skilled in the art because of the advantages mentioned in D4 to include this feature in the system of D1 (or D2 or D3), thereby achieving the method according to Claim 1.
- 2. Claims 2 and 3 that are objected to do not seem to include any additional features that correspond to the PCT requirements concerning novelty and inventive step.

#### (12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCI) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum Internationales Büro



#### 

(43) Internationales Veröffentlichungsdatum 29. März 2001 (29.03.2001)

PCT

(10) Internationale Veröffentlichungsnummer WO 01/22217 A1

- (51) Internationale Patentklassifikation7: G06F 9/32, 9/38
- (21) Internationales Aktenzeichen:

PCT/EP00/09267

(22) Internationales Anmeldedatum:

21. September 2000 (21.09.2000)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

Deutsch

- (30) Angaben zur Priorität: 199 45 940.1 24. September 1999 (24.09.1999) Di
- (71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): INFINEON TECHNOLOGIES AG [DÉ/DE]; St-Martin-Strasse 53, 81669 München (DE).
- (72) Erfinder; und
- (75) Erfinder/Anmelder (nur für US): NTE, Xiaoning [DE/DE]; Luitpoldring 41, 85591 Vatersterten (DE).

- (74) Anwalt: BARTH, Stephan-Manuel; Reinhard, Skuhra. Weise & Partner GbR. Postfach 440151, 80750 München (DE).
- (81) Bestimmungsstanten (national): CN, JP, KR, US.
- (84) Bestimmungsstaaten (regional): europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).


#### Veröffentlicht:

- Mit internationalem Recherchenbericht.
- Vor Ablauf der für Änderungen der Ansprüche geltenden Frist; Veröffentlichung wird wiederholt, falls Änderungen eintreffen.

Zur Erklürung der Zweibuchstaben-Codes, und der anderen Abhürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

(54) Title: METHOD AND DEVICE FOR PROCESSING CONDITIONAL JUMP INSTRUCTIONS IN A PROCESSOR WITH PIPELINED ARCHITECTURE

(54) Bezeichnung: VERFAHREN UND VORRICHTUNG ZUR BEARBEITUNG BEDINGTER SPRUNGBEFEHLE IN EINEM PROZESSOR MIT "PIPELINED"-ARCHITEKTUR



(57) Abstract: The invention relates to a method and a device for processing conditional jump instructions in a processor with pipelined architecture. One or more additional bits indicating the condition under which the conditional jump instruction is to be executed is/are added to each instruction stating that a conditional jump is to be executed. The inventive device can also comprise a device for altering the count of the program counter according to the additional bits for executing the conditional jumps.

(57) Zusammenfassung: Verfahren und Vorrichung zur Bearbeitung bedingter Sprungbefehle in einem Prozessor mit "Pipelined"-Architektur, wobei jedem Befehl, nach dem ein bedingter Sprung ausgeführt werden soll, ein oder mehrere zusätzliche Bits binzugefügt werden, die angeben, unter welcher Bedingung der bedingte Sprung auszuführen ist. Zusätzlich kann die Vorrichung eine Vorrichtung zur Veränderung des Programmzählerstandes in Abhängigkeit von den zusätzlichen Bits zur Ausführung der bedingten Sprünge umfassen.

1100011

Beschreibung

Verfahren und Vorrichtung zur Bearbeitung bedingter Sprungbefehle in einem Prozessor mit "Pipelined"-Architektur

5

25

30

Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zur Bearbeitung bedingter Sprungbefehle in einem Prozessor mit "Pipelined"-Architektur.

Die Anzahl der benötigten Zyklen für die Ausführung bestimmter Befehle ist eines der wichtigsten Leistungsmerkmale eines Prozessors. Um maximale Verarbeitungsgeschwindigkeit und minimalen Leistungsverbrauch zu erreichen, soll die Anzahl der Zyklen möglichst minimiert werden. Zu diesem Zweck kennt der Stand der Technik bereits Prozessoren mit der sogenannten "Pipelined"-Architektur. Dies bedeutet, daß der Prozessor mehrere Befehle gleichzeitig abarbeitet, wobei sich jeder Befehl in einer anderen Stufe der Bearbeitung befindet. Beispielsweise wird ein Befehl gerade ausgeführt, der nächste wird gleichzeitig schon decodiert, der übernächste aus dem Speicher angefordert, etc.

In einer solchen "Pipelined"-Architektur kann insbesondere eine bedingter Sprungbefehl (branch) zum sogenannten "harzard" führen, wodurch dann sogar falsche Ergebnisse entstehen können. Bei einem bedingten Sprungbefehl liegt nämlich erst nach Abarbeitung dieses bedingten Sprungbefehls die Adresse des nächstfolgenden Befehls fest. Auf diese Weise kann also der nächstfolgende Befehl erst dann aus dem Speicher angefordert und decodiert werden, wenn das Ergebnis der Ausführung des vorigen Befehls aus dem Rechenwerk des Prozessors zur Verfügung steht.

Gemäß dem bisherigen Stand der Technik wurde dieses "hazard"-35 Problem dergestalt gelöst, daß direkt nach dem Sprungbefehl so viele Dummy-Befehle (NOP), also No-Operation- oder Wartebefehle eingefügt werden, daß die Ergebnisse auf jeden Fall richtig bleiben. Dadurch werden allerdings auch so viele Prozessorzyklen nicht ausgenutzt, wie Dummy-Befehle abgearbeitet werden müssen.

- 5 Es ist daher die Aufgabe der vorliegenden Erfindung, die Bearbeitung bedingter Sprungbefehle in einem Prozessor mit "pipelined"-Architektur ohne einen so großen Verlust an Prozessorzyklen durch Dummybefehle zu ermöglichen.
- 10 Erfindungsgemäß wird diese Aufgabe durch ein Verfahren zur Bearbeitung bedingter Sprungbefehle in einem Prozessor mit "Pipelined"-Architektur gelöst, bei der jedem Befehl, nach dem ein bedingter Sprung ausgeführt werden soll, ein oder mehrere zusätzliche Bits hinzugefügt werden, die angeben, un-15 ter welcher Bedingung der bedingte Sprung auszuführen ist. Auf dieses Weise kann bereits ein Befehl früher festgestellt werden, ob eine Verzweigung (branch) durchzuführen ist, oder nicht. Damit steht bereits ein Befehl früher fest, welches der nächste Befehl nach dem bedingten Sprung sein wird. Durch 20 diese "branch-prediction" im Befehlssatz ist es also möglich, wesentlich früher das Sprungziel eines bedingten Sprungbefehls festzustellen.
- Dabei ist es besondere bevorzugt, daß zusätzlich zu jedem Befehl, nach dem ein bedingter Sprung ausgeführt werden soll,
  die entsprechende Sprungadresse zugefügt wird. Auf diese Weise ist einen Befehl früher nicht nur bekannt, ob ein bedingter Sprung durchgeführt werden soll oder nicht, sondern es
  ist bereits die entsprechende neue Zieladresse bekannt. Damit
  kann bereits der richtige Befehl aus dem Arbeitsspeicher des
  Prozessors angefordert werden.

Weiter können vorzugsweise zusätzlich jedem Befehl ein oder mehrere Bits hinzugefügt werden, die angeben, unter welchen 35 Bedingungen der Befehl überhaupt auszuführen ist. Zur weiteren Optimierung der Arbeitsgeschwindigkeit des Prozessors ist es dabei besonders bevorzugt, bei jedem der Befehle mit einem oder mehreren zusätzlichen Bits parallel zur Ausführung des Befehls die dem oder den Bits entsprechenden Flags (z.B. zero, carry, overflow) im Prozessor zu prüfen, wenn das entsprechende Bit gesetzt ist, und abhängig von diesem Ergebnis den Programmzähler des Prozessors-entsprechend einzustellen.

Die Aufgabe der vorliegenden Erfindung wird ebenso durch eine Vorrichtung zur Bearbeitung bedingter Sprungbefehle in einem Prozessor mit "Pipelined"-Architektur gelöst, in dem eine Vorrichtung zur Veränderung des Programmzählerstandes zur Ausführung der bedingten Sprünge vorgesehen ist.

15

20

Dabei ist es besonders bevorzugt, wenn die Vorrichtung zur Veränderung des Programmzählerstandes einen oder mehrere Eingänge für entsprechende zusätzliche Bits in den Maschinenbefehlen des Prozessors und einen oder mehrere Eingänge für die entsprechenden "Flag"-Signale aus dem Rechenwerk des Prozessors aufweist.

Es ist dabei besonders vorteilhaft, wenn sichergestellt ist, daß die entsprechenden zusätzlichen Bits aus den Maschinenbefehlen gleichzeitig mit den zugehörigen "Flag"-Signalen an der Vorrichtung zur Veränderung des Programmzählerstandes anliegen.

Vorzugsweise ist die Vorrichtung zur Veränderung des Programmzählerstandes mit einem Addierwerk ausgerüstet.

Die vorliegende Erfindung wird im folgenden anhand der in der Anlage beigefügten Zeichnungen näher erläutert. Es zeigen:

Fig. 1 den Arbeitsablauf eines Prozessors mit zweistufiger Pipeline;

- Fig. 2 den Aufbau eines erfindungsgemäßen 22 Bit langen Maschinenbefehls;
- Fig. 3 den Aufbau eines erfindungsgemäßen 25 Bit langen Ma-5 schinenbefehls;
  - Fig. 4 eine schematische Darstellung einer erfindungsgemäßen Vorrichtung zur Veränderung des Programmzählerstandes zur Ausführung bedingter Sprünge;
- Fig. 5 eine weitere erfindungsgemäße Vorrichtung zur Veränderung des Programmzählerstandes zur Ausführung bedingter Sprünge;
- 15 Fig. 6 eine schematische Darstellung des Gesamtaufbaus eines Prozessors mit "Pipelined"-Architektur zur Ausführung bedingter Sprungbefehle mit der erfindungsgemäßen "branchprediction"; und
- 20 Fig. 7 eine detaillierte Darstellung eines Prozessors mit Vorrichtungen zur erfindungsgemäßen "branch-prediction".

Die vorliegende Erfindung geht von einer "pipelined"Architektur für einen Prozessor aus. Diese ist beispielsweise
in dem Buch "Computer Organisation and Design" von Pattersen
& Hennessy beschrieben.

Kurz gefaßt bedeutet die "Pipelined"-Architektur folgendes:

- Normalerweise wird jeder Maschinenbefehl von einem Prozessor mittels folgender Operationen abgearbeitet:
  - 1. Instruction fetch (Laden des Befehls)
  - 2. Instruction decoding (Dekodieren des Befehls)
- 35 3. Execution (Ausführung des Befehls)
  - 4. Write back (Zurückschreiben der Ergebnisse)

Es ist bereits im Stand der Technik bekannt, diese Operationen teilweise parallel ablaufen zu lassen, indem ein Befehl beispielsweise gerade ausgeführt wird, während bereits der nächste Befehl dekodiert wird. Diese Vorgehensweise ist in der Figur 1 für eine zweistufige Pipeline dargestellt.

Ein Prozessor nutzt die "Pipeline" also, um im Schnitt einen Befehl pro Prozessorzyklus zu verarbeiten.

Diese "Pipelined"-Architektur des Prozessors führt allerdings dann zu Problemen, wenn bedingte Sprungbefehle ausgeführt werden sollen. Dieses Problem wird in der Fachsprache "branch harzard" genannt. Dies bedeutet, daß ein "branch"-Befehl, also ein bedingter Sprungbefehl, erst nach Ausführung des vorigen Befehls zeigen kann, ob der nächste Befehl weiter bearbeitet oder auf eine andere Zieladresse gesprungen werden soll.

Im Stand der Technik löst man dieses Problem, indem der Takt
20 nach dem bedingten Sprungbefehl mit einem "No operation"Befehl, also einem Befehl, einen Prozessorzyklus zu warten,
gefüllt wird. Dann ist zwar auf jeden Fall sichergestellt,
daß das Programm richtig weiterläuft, man verliert aber einen
Prozessorzyklus und damit die maximal mögliche Rechenleistung. Der bisherige Stand der Technik soll anhand der folgenden Beispiele, die jeweils die Berechnung des Absolut-Betrags
einer Zahl behandeln, näher erläutert werden:

Zum einen gibt es die Möglichkeit der bedingten Ausführung, 30 also beispielsweise:

/\* A = |B| \*/
LOAD R1 B

COMPARE R1 0 /\*wenn B ≥ 0, carry = 0 \*/

NEGATIVE R1 on-carry /\* negieren wenn carry = 1 \*/
STORE R1 A

Diese Art der Ausführung ist jedoch nur möglich, wenn nur ein einziger Befehl bedingt ausgeführt werden muß, und dieser Befehl keinen Sprung enthält. Bei komplexeren Funktionen oder Aufgaben, die nicht mehr nur mit einem Befehl dargestellt werden können, muß jeweils ein bedingter Sprung erfolgen, wie dies im folgenden Programm dargestellt ist. Wie aus dem eingerahmten Programmabschnitt erkennbar ist, muß nach den beiden Sprungbefehlen ein "no operation"-Befehl eingefügt werden (im Falle einer zweistufigen Pipeline, bei längeren Pipelines entsprechend mehr "no operation"-Befehle:

|    |         |              |      | <br> |   |
|----|---------|--------------|------|------|---|
|    |         | NO OP        |      |      | · |
|    |         | JUMP L2      |      |      |   |
| 15 |         | JUMP ON CARF | Y L1 |      |   |
|    | <u></u> | COMPARE R1   | 0    | <br> |   |
|    |         | LOAD R1      | В    |      | • |

L1: NEGATIVE R1

L2: STORE R1 A

20

10

Schließlich gibt es im Stand der Technik noch die Möglichkeit der sogenannten spekulativen Ausführung. Das bedeutet, daß man einfach eine Möglichkeit ausführt, und hofft, mit einer Wahrscheinlichkeit von etwas mehr als 50 % die richtige Fortsetzung zu treffen. Dies erfordert aber einen ganz erheblichen Hardware-Aufwand, da ja dann im Falle des Nichtzutreffens der Vermutung einige Befehle "rückabgewickelt" werden müssen. Außerdem gehen trotzdem Prozessorzyklen verloren, wenn man sich "verschätzt" hat.

30

35

25

Gemäß dem Stand der Technik gab es also bisher keine geeignete Lösung für dieses Problem, daß ein solcher "branch harzard", also ein Problem bei der bedingten Verzweigung, einen Verlust an Arbeitszyklen des Prozessors in einer "Pipelined"-Architektur bewirkte. Erfindungsgemäß wird nun durch eine Kombination eines Befehls mit "bedingter Ausführung" und ei-

nes "Sprungarithmetik"-Befehls dieses Problem folgendermaßen gelöst:

Hier soll wieder ein einfaches Beispiel betrachtet werden, nämlich der Befehl "Addiere R2 zu R1, wenn R1 dann =0 ist, springe nach L1". Dieses Programm wird in "C" wie folgt geschrieben:

Erfindungsgemäß wird dafür der Maschinenbefehl ADD R1, R2, 15 #JMP, ON ZERO, verwendet. #JMP bedeutet dabei die relative Sprungadresse zum Einsprungspunkt L1.

Damit erweitern wir einmal den Befehl um eine "Post-Condition" zur bekannten "Pre-condition". Zum Beispiel: P1, 20 ADD R1, R2, #JMP, Q1.

Dabei bedeutet P1: Ausführen von R1=R1+R2 wenn P1 erfüllt ist. Erfindungsgemäß bedeutet Q1: Ausführen von Sprung um JMP wenn Q1 nach der Berechnung von R1=R1+R2 erfüllt ist.

Damit könnte man das folgende "C"-Programm:

25

folgendermaßen in Maschinencode übersetzen:

STORE

R1 C

Erfindungsgemäß können also in der Befehlscodierung sowohl Bits für "Pre-Conditions" als auch Bits für

"Post-Conditions" vorgesehen werden, wie dies beispielsweise in Fig. 2 und 3 dargestellt ist.

Fig. 2 zeigt dabei ein vereinfachtes Beispiel mit einem lediglich 22 Bit langen Befehl, wobei ein Bit 1 für die "Pre-Condition" ein Bit 2 für die "Post-Conditions", 8 Bit 3 bis 10 für den relativen Sprungwert (Displacement) und dann wie üblich je drei Bits für die beiden Registeradressen und 6 Bit für den Befehlscode vorgesehen sind.

- In der Realität ist es üblicherweise erforderlich, mehrere Bedingungen als "Pre-condition" und "Post-Condition" zu prüfen. Es müssen deshalb entsprechend mehr Bits vorgesehen werden, wie dies in Fig. 3 dargestellt ist.
- In Fig. 3 enthalten die Bits 0 bis 1 die Informationen für Post condition, die Bits 2 und 3 Information für Pre-Conditions, die Bits 4 bis 10 die relative Sprungadresse, d.h. die Sprungweite.
- 25 Besonders wirkungsvoll läßt sich das erfindungsgemäße Verfahren im Zusammenhang mit einer Programmschleife einsetzten, beispielsweise für das folgende "C"-Programm:

35

Erfindungsgemäß kann dies dann in das folgende erheblich vereinfachte Maschinenprogramm umgesetzt werden:

Load R1 5

Load R2 X /\*Adresse von X[5]\*;

9

5 Dabei bedeutet die "Post condition Q1": Bedingter Sprung, wenn das Ergebnis R1=R1-1 nicht 0 ist.

Ein weiteres Beispiel für die erfindungsgemäß erzielbaren Vereinfachungen bei der Programmierung ist das im folgenden 10 dargestellte Programm für die Abarbeitung eines Ringpuffers.

Gemäß dem Stand der Technik hätte dieses Programm wie folgt programmiert werden müssen:

TST (R3) #buffer\_end // ring buffer end reached

BNZ NEXT // if no

NOP

LDI (R3) #buffer\_start // else set the pointer to buffer again

Erfindungsgemäß genügen statt dessen die folgenden beiden Befehle:

TST (R3) #buffer\_end
LDI (R3) #buffer start

Es ist jedoch zu beachten, daß diese erfindungsgemäße Lösung nicht für alle Schleifenstrukturen anwendbar ist. Schleifen30 strukturen aller Art können jedoch erfindungsgemäß wie folgt programmiert werden:

LDI (R4) #loop\_cnt\_minus\_1 // init loop counter
WHILE\_LOOP:

FIRST\_PC // code sequency
SUBI (R4) #1 #loop\_flag // decrement by 1 and indicate loop end



#### BNZ WHILE LOOP

// if not zero go to loop
begin

Erfindungsgemäß wird anstelle des üblichen Subtraktions
5 Maschinenbefehls SUB ein Maschinenbefehl SUBI verwendet, der erweitert ist, so daß er ein Flag-Bit aufweist, welches dazu benutzt wird, einen Zyklus vor dem bedingten Sprungbefehl BNZ anzuzeigen, was die richtige Verzweigung beim bedingten Sprung ist, so daß im Falle einer zweistufigen Pipeline über
10 haupt kein Verlust an Prozessorzyklen auftritt. Der Befehl LDI zeigt einen Schleifenbeginn an.

Die typische Lösung zur Vermeidung des "branch harzard" beruht darauf, eine Vorhersage über das zu erwartende Sprungziel des bestimmten Sprunges zu machen.

Die Implementierung einer Schleife erfordert im allgemeinen diese drei Schritte:

- 20 1. Initialisiere den Schleifenzähler
  - 2. Dekrementiere oder inkrementiere den Schleifenzähler
  - 3. Springe am Ende der Schleife

Der Zyklenverlust bei dem bedingten Sprung beruht darauf, daß die nächste Instruktion, die nach dem Sprung ausgeführt wird abhängig von der Erfüllung der Schleifenbedingung ist. Diese Tatsache führt dazu, daß nach dem bedingten Sprungbefehl der Dummy-Befehl NOP eingefügt werden muß. Durch Verwendung eines Schleifen-Flags in einem Rechenbefehl wie ADD oder SUB kann die Schleifenbedingung am Ende der Ausführung des Additionsoder Subtraktionsbefehls geprüft werden. Dann kann das "Zeroflag", d.h. die Anzeige des Rechenwerks, daß es auf 0 steht.

flag", d.h. die Anzeige des Rechenwerks, daß es auf O steht, geprüft werden, um zu entscheiden, auf welche Adresse der Programmzähler des Prozessors gesetzt werden sollte. Das "LOOP-flag" kann als "ENABLE-DISABLE flag" stemptie.

35 "LOOP-flag" kann als "ENABLE-DISABLE-flag" oder allgemeiner als Adressverschiebung interpretiert werden.

Figur 4 zeigt das einfachste Grundprinzip für die erfindungsgemäße Implementierung eines "LOOP"-flags.

Der Programmspeicher 10 wird hierbei über einen Multiplexer
12 mit dem Programmzähler 14 verbunden. Der Ausgang des Programmzählers (PC) 14 ist mit einem logischen Gatter 16 verbunden, welches den Ausgangswert des Programmzählers mit einer Konstante oder dem LOOP-flag verknüpft. Der Ausgang dieser Logik-Schaltung 16 ist mit dem einen Eingang des Multiplexers (MUX) 12 verbunden, dessen anderer Eingang ja mit dem Programmspeicher 10 verbunden ist, und dessen Ausgang mit dem Programmzähler 14 verbunden ist. Der Multiplexer 12 wird über ein Steuersignal (Control) vom Prozessor gesteuert.

Eine weitere Verbesserung der Erfindung erlaubt den Verzicht auf den Sprungbefehl, indem der Beginn der Schleife gepuffert wird:

LDP (R4) #loop\_cnt\_minus\_1

WHILE\_LOOP:

FIRST\_PC

SUBI (R4) #1 #Loop-flag

NEXT\_INS:

Hierbei ist ein zuätzlicher Befehl LDP erforderlich, der anzeigt, daß eine Schleife beginnt. Die nächste Programmcodeadresse wird dann als Schleifenbeginn gepuffert. Das selbe Resultat könnte man auch erzielen, indem man den Befehl LDI verwendet und den nächsten Programmzählerwert explizit in den Puffer lädt. Hierdurch wird aber natürlich wieder ein zusätzlicher Befehl benötigt. Der Befehl SUBI weist ein Loop-flag auf, welches dazu dient, anzuzeigen, welches die richtige Verzweigung bei dem bedingten Sprung ist. Das zero-flag wird geprüft, um zu entscheiden, ob man zum Beginn der Schleife zurückspringen soll, oder die nächste Instruktion (NEXT\_INS) ausführen soll, die durch #-Loop-Flag angezeigt ist.

Für diese vereinfachte Bearbeitung von Schleifenstrukturen ist eine etwas kompliziertere Struktur der erfindungsgemäßen Schaltung erforderlich, wie sie in Fig. 5 dargestellt ist.

5 Ähnlich wie in Fig. 4 ist auch hier ein Programmspeicher 10 vorgesehen, der mit dem Eingang eines Multiplexers 12 verbunden ist, dessen Ausgang wiederum mit dem Programmzähler (PC) 14 verbunden ist. Der Ausgang des Programmzählers (PC) 14, ist ebenfalls mit einem logischen Gatter 16 verbunden, welches den Ausgangswert des Programmzählers mit dem Loop-Flag verknüpft. Der Ausgang dieser Logik-Schaltung 16 ist mit einem weiteren Eingang des Multiplexers (MUX) 12 verbunden. Im vorliegenden Fall weist jedoch der Mulitplexer 12 einen weiteren Eingang auf, der mit einem Puffer 18 verbunden ist, dessen Eingang mit dem Wert des Programmzählers 14 geladen werden kann. Auf diese Weise erübrigt sich der explizite Befehl "Lade den nächsten Programmzählerstand in den Puffer".

Die Fig. 6 zeigt den gesamten Aufbau eines Prozessors mit der 20 Fähigkeit, die erfindungsgemäßen Befehle abzuarbeiten. Gleiche Elemente wie in den Fig. 4 und 5 sind auch hier mit gleichen Bezugszeichen versehen. Der Programmzähler (PC) 14 greift wiederum auf den Programmcodespeicher 10, und dabei jeweils auf die abzuarbeitende Programmzeile zu. Vom Pro-25 grammspeicher 10 wird der entsprechende Instruction Code (Befehlscode) dem Befehlsdecoder (IDEC) 20 zugeführt. Dieser gibt die entsprechenden Steuerbefehle an das Rechenwerk (ALU) 22 und an den Registersatz 24 weiter. Die Inhalte der Register werden dann nach Bedarf in das Rechenwerk 22 geladen, oder von dort wieder zurückgeschrieben, wie dies mit den Pfei-30 len angedeutet ist. Die Flag-Signale zero, carry und overflow des Rechenwerks 22 werden gleichzeitig sowohl dem Befehlsdecoder (IDEC) 20 als auch dem Steuereingang des Multiplexers (MUX) 12 zugeführt. Die beiden Eingänge des Multiplexers 12 35 sind mit dem Wert 1 und mit dem vom Befehlsdecoder 20 gelieferten relativen Sprungwert #JMP belegt. Der Ausgang des Multiplexers 12 ist mit einem Addierwerk 16 verbunden, dessen

WO 01/22217 PCT/EP00/09267

13

anderer Eingang mit dem Ausgang des Programmzählers 14 verbunden ist.

Bei mehr als zwei Pipelined-Stufen ist zu beachten, daß die Flag-Signale zero, carry, overflow und der zugehörige relative Sprungwert #JMP gleichzeitig am Multiplexer 12 anliegen müssen. Bei einer zweistufigen Pipeline, wie bei dem vorliegenden Ausführungsbeispiel beschrieben, ist dies jedoch nicht erforderlich. Im folgenden wird nun die entsprechende Befehlscodierung mit der erfindungsgemäßen "Post-condition" 10 beschrieben. Hierzu wenden wir uns nochmals der Fig. 2 zu, die den einfachstmöglichen erfindungsgemäßen Befehlssatz mit einer Länge von 22 Bit darstellt.

15 Die obersten 6 Bit (21 bis 16) enthalten dabei den Befehlscode (OPCODE), beispielsweise: Addition. Die nächsten drei Bits enthalten die Adresse des ersten Registers (REG A) mit drei Bit Länge (übliche Prozessoren verwenden meist nicht mehr als 8 Register) auf den Bits 15, 14, 13, sodann folgt 20 die Registeradresse des zweiten, im vorliegenden Fall zu addierenden Registers (REG B) auf den Bits 12, 11 und 10.

Das Rechenwerk des Prozessors wird bei diesem Befehl also den Inhalt der Register A und B addieren und ins Register able-25 gen. Erfindungsgemäß sind diesem Befehl nun weitere Bits angefügt, nämlich die Bits 9 bis 2 (displacement), die die relative Sprungweite bei einem folgenden bedingten Sprung angeben. Sodann folgen die Condition-Bits 1 und 0, wobei das Bit 1 (Post) die Post-condition angibt, während das Bit 0 (PRE) die Pre-condition angibt.

Der Bearbeitungsablauf ist dabei nun folgendermaßen: Der Befehl muß abgeholt und decodiert werden. Dazu startet der Prozessor an einem bestimmten Programmzählerstand, z.B. PC=0.

30

WO 01/22217 PCT/EP00/09267

14

Mit diesem Programmzählerstand wird ein Befehl von 22 Bit aus dem Programmspeicher abgeholt, der an der diesem Programmzählerstand entsprechenden Adresse im Speicher steht.

5 Der Befehl wird sodann vom Instruction-Decoder (IDEC) 20 verarbeitet.

Dabei wird zuerst geprüft, ob das entsprechende Precondition-Bit gesetzt ist. Wenn dies der Fall ist, wird der Befehl beim Nichterfüllen der entsprechenden Pre-condition gar nicht ausgeführt.

Der Unterschied der vorliegenden Erfindung zum Stand der Technik liegt in den Post-condition-Bits.

15

10

Aus diesem Post-condition-Bits wird das Signal "BR\_CTR" erzeugt. Gleichzeitig wird die Addition folgendermaßen durchgeführt:

20 Ein Steuersignal ALU-CTR sowie die Lese- und Schreibadressen und Enable-Signale für das Rechenwerk werden erzeugt.

Zugleich stellt der Instruction-Decoder 20 die relative Sprungweite "BR" zur Verfügung. Das "BR-CTR"-Signal steuert die Verzweigungskontrolle nach folgenden Vorgaben an:

25

- 1. Kein Sprung, wenn Post-condition-Bit=0, also PCNEW=PCOLD+1
- 2. Wenn Post-condition-Bit=1 und die Bedingung erfüllt wird, z.B. zero-flag=1, dann wird ein relativer Sprung ausgeführt.
- 30 Der Programmzähler 14 wird also auf den neuen Wert PCNEW=PCOLD+BR gesetzt.

Wenn das Post-condition-Bit zwar =1 ist, die Bedingung aber nicht erfüllt wird, wird ebenfalls kein Sprung durchgeführt, also: PCNEW=PCOLD+1.

WO 01/22217 PCT/EP00/09267

15

Es ist möglich, mehr als ein Post-condition-Bit zu verwenden, wie dies beispielsweise in Fig. 3 dargestellt ist. Es können dann mehr Bedingungen geprüft werden (beispielsweise zero, carry, overflow).

5

Erfindungsgemäß wird also erstmals gleichzeitig Steuerinformation für das Rechenwerk und Information zu Sprungzieladressen gleichzeitig vom Instruction-Decoder 20 beim Decodieren der Befehle bereitgestellt.

10

15

20

Nunmehr wird der Befehl ausgeführt und ggf. verzweigt.

Dazu wird die Aktion vom Rechenwerk (ALU) ausgeführt. Das Ergebnis wird in das entsprechende Register zurückgeschrieben. Gleichzeitig liegen die entsprechenden zero-, carry- usw. -flags am Ausgang des Rechenwerks an.

Der Verzweigungssteuerung werden dabei die Bits für die einzelnen Flags, "BRCTR" und der Wert "BR" zum gleichen Takt zur Verfügung gestellt. Wie in Fig. 7 dargestellt, erzeugt dann die Steuereinheit "Cond" 26 zwei Steuersignale S1 und S2. S1 steuert an, entweder keinen Sprung vorzunehmen, oder einen relativen Sprung auszurechnen. S2 schaltet dann die relative Sprungadresse "PCNEW" durch den Multiplexer 12 durch.

25

30

Im Ergebnis spart man einen zusätzlichen Befehl für den Sprung zusätzlich zu dem entsprechenden Arithmetikbefehl. Dadurch kann man eine Verringerung der Anzahl der erforderlichen Befehle erreichen und erhöht damit den Durchsatz des Prozessors.

Der Aufbau eines Prozessors zur Bearbeitung von Befehlen mit den erfindungsgemäßen "Post-condition-Bits" ist in Fig. 7 im einzelnen dargestellt. Gleiche Ziffern wie in den Fig. 4, 5

35 und 6 verweisen auf gleiche Einheiten.

Auch in Fig.7 ist ein Programmzähler 14 vorgesehen, der einen Befehlsspeicher (CODEROM) 10 adressiert. Von dort werden die Befehle mit einer Befehlsbreite von 22 Bit dem Befehlsdecodierer (IDEC) 20 zugeführt. Dieser erzeugt die üblichen Signale zur Ansteuerung der Register 24 und des Rechenwerks (ALU) 22. Erfindungsgemäß erzeugt er jedoch auch zusätzlich die Signale "BR" (dieses Signal umfaßt mehrere Bits) und gibt die relative Sprungweite an, sowie das Signal "BR-CTR", welches angibt, daß ein bedingter Sprung abzuarbeiten ist, und die entsprechenden Flag-Bits des Rechenwerks abzuprüfen sind.

Das Rechenwerk 22 liefert an seinem Ausgang Ergebnisse (result) und die entsprechenden Flags, die bestimmten Bedingungen (z.B. 0=zero, Überlauf=overflow, Übertrag=carry usw.) darstellen. Die Ergebnisse (result) können natürlich auch den Registern 24 wieder zugeführt werden. Die "BR\_CTR"-Signale und die Flags aus der ALU werden einer weiteren Logikeinheit (Cond) 26 zugeführt. Diese erzeugt in Abhängigkeit von den entsprechenden BR\_CTR-Signalen und den zugehörigen Flags Signale S1 und S2, die den Multiplexer 12 und einen Schalter vor dem einen Eingang des Addierwerks 16 steuern. Dieser Schalter schaltet abhängig von der Erfüllung der Flagbedingungen zwischen 1 und "BR" um. Der andere Eingang dieses Addierwerks ist mit dem Ausgang des Programmzählers 14 verbunden.

25

20

10

15

Auf diese erfindungsgemäße Weise kann mit relativ wenig technischem Zusatzaufwand am Prozessor eine wesentlich schnellere Abarbeitung bedingter Sprünge durchgeführt werden.

#### Patentansprüche

- 1. Verfahren zur Bearbeitung bedingter Sprungbefehle in einem Prozessor mit "Pipelined"-Architektur, d a d u r c h g e-k e n n z e i c h n e t, daß jedem Befehl, nach dem ein bedingter Sprung ausgeführt werden soll, ein oder mehrere zusätzliche Bits hinzugefügt werden, die angeben, unter welcher Bedingung der bedingte Sprung auszuführen ist.
- 2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n-z e i c h n e t, daß zusätzlich zu jedem Befehl, nach dem ein bedingter Sprung ausgeführt werden soll, die entsprechende Sprungadresse zugefügt wird.
- 3. Verfahren nach Anspruch 1 oder Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, daß zusätzlich jedem Befehl ein oder mehrere Bits hinzugefügt werden, die angeben, unter welchen Bedingungen der Befehl überhaupt auszuführen ist.
- 4. Verfahren nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, daß bei jedem der Befehle mit einem oder mehreren zusätzlichen Bits, parallel zur Ausführung des Befehls die dem oder den Bits entsprechenden Flags (z.B. zero, carry, overflow) im Prozessor geprüft werden,
- wenn das entsprechende Bit gesetzt ist, und abhängig von diesem Ergebnis der Programmzähler (PC) des Prozessors entsprechend eingestellt wird.
- 5. Vorrichtung zur Bearbeitung bedingter Sprungbefehle in einem Prozessor mit "Pipelined"-Architektur, d a d u r c h
  g e k e n n z e i c h n e t, daß eine Vorrichtung zur Veränderung des Programmzählerstandes zur Ausführung der bedingten
  Sprünge vorgesehen ist.
- 35 6. Vorrichtung nach Anspruch 5, d a d u r c h g e k e n n-z e i c h n e t, daß die Vorrichtung zur Veränderung des Programmzähelerstandes einen oder mehrere Eingänge für entspre-

WO 01/22217 PCT/EP00/09267

18

chende zusätzliche Bits in den Maschinenbefehlen des Prozessors und einen oder mehrere Eingänge für die entsprechenden "flag"-Signale aus dem Rechenwerk des Prozessors aufweist.

7. Vorrichtung nach Anspruch 6, d a d u r c h g e k e n n-z e i c h n e t, daß die entsprechenden zusätzlichen Bits aus den Maschinenbefehlen gleichzeitig mit den zugehörigen "flag"-Signalen an der Vorrichtung zur Veränderung des Programmzählerstandes anliegen.

10

8. Vorrichtung nach einem der Ansprüche 5 bis 7, d a- d u r c h g e k e n n z e i c h n e t, daß die Vorrichtung zur Veränderung des Programmzählerstandes ein Addierwerk umfaßt.

15

1/3

FIG 1






FIG 2


| 2 | 1      | 16    | 13    | 10    |         | 2     | 1     | 0 |
|---|--------|-------|-------|-------|---------|-------|-------|---|
|   | opcode | RegA  | RegB  | displ | acement | post  | pre   | 7 |
|   | 6 bit  | 3 bit | 3 bit | {     | B bit   | 1 bit | 1 bit | _ |


FIG 3

| _ |        |    | <b>-</b> | -  |    |       |   |    |     |   |
|---|--------|----|----------|----|----|-------|---|----|-----|---|
|   | opcode |    | R1       | R2 |    | # JMP |   | P1 | Q1  | ] |
| 2 | 4      | 19 | 1:       | 5  | 11 |       | 4 | 2  | . ( | ) |










## INTERNATIONAL SEARCH REPORT

Int mal Application No PCI/EP 00/09267

| A. CLASS  | G06F9/32 G06F9/38   |   |                       |  |  |  |  |  |  |
|---|---|---|-----------------------|--|--|--|--|--|--|
| According to International Patent Classification (IPC) or to both national classification and IPC |   |   |                       |  |  |  |  |  |  |
| B. FIELDS   | SEARCHED  |   |                       |  |  |  |  |  |  |
|   | ocumentation searched (classification system followed by classification                           | ion symbols)  |                       |  |  |  |  |  |  |
| IPC /   | IPC 7 GO6F  |   |                       |  |  |  |  |  |  |
| Documenta   | tion searched other than minimum documentation to the extent that                                 | such documents are included in the fields se  | earched               |  |  |  |  |  |  |
|   |   |   |                       |  |  |  |  |  |  |
| Electronic d  | lata base consulted during the international search (name of data ba                              | se and whom practical coarch terms used   |                       |  |  |  |  |  |  |
|   | •   | se and, where practical, search terms used  | ,                     |  |  |  |  |  |  |
| EPO-In  | ternal  |   |                       |  |  |  |  |  |  |
|   |   |   |                       |  |  |  |  |  |  |
|   |   |   |                       |  |  |  |  |  |  |
| C. DOCUM  | ENTS CONSIDERED TO BE RELEVANT  |   |                       |  |  |  |  |  |  |
| Category °  | Citation of document, with indication, where appropriate, of the rel                              | evant passages  | Relevant to claim No. |  |  |  |  |  |  |
|   |   | · · · · · · · · · · · · · · · · · · ·   | ·····                 |  |  |  |  |  |  |
| Х   | LEE R ET AL: "PATHLENGTH REDUCT]  |   | 1,2                   |  |  |  |  |  |  |
|   | FEATURES IN THE PA-RISC ARCHITECT   | ·   | •                     |  |  |  |  |  |  |
|   | PROCEEDINGS OF THE COMPUTER SOCIE   | ETY   |                       |  |  |  |  |  |  |
|   | INTERNATIONAL CONFERENCE (COMPCON)SPRING,US,LOS ALAMITOS.   | TEEE  |                       |  |  |  |  |  |  |
|   | COMP. SOC. PRESS,   | TEEE .  |                       |  |  |  |  |  |  |
|   | vol. CONF. 37,  |   |                       |  |  |  |  |  |  |
|   | 24 February 1992 (1992-02-24), pa   | ages  |                       |  |  |  |  |  |  |
|   | 129-135, XP000340724  |   |                       |  |  |  |  |  |  |
|   | ISBN: 0-8186-2655-0   |   |                       |  |  |  |  |  |  |
| Υ   | page 133, left-hand column, parag   | graph 2 -   | 3–8                   |  |  |  |  |  |  |
|   | paragraph 3; figure 7 page 134, right-hand column, paragraph 4                                    |   |                       |  |  |  |  |  |  |
|   |   | .g. up 4  |                       |  |  |  |  |  |  |
|   | -   | -/  |                       |  |  |  |  |  |  |
|   |   | ·   |                       |  |  |  |  |  |  |
|   | * #   |   |                       |  |  |  |  |  |  |
|   | _   | ·   |                       |  |  |  |  |  |  |
|   | ,   |   |                       |  |  |  |  |  |  |
|   |   |   |                       |  |  |  |  |  |  |
| X   | ner documents are listed in the continuation of box C.  | Y Patent family members are listed in   | n annex.              |  |  |  |  |  |  |
| Special car   | tegories of cited documents:  | *T* later document published after the inter  | mational filing date  |  |  |  |  |  |  |
|   | ent defining the general state of the art which is not  | or priority date and not in conflict with to cited to understand the principle or the | the application but   |  |  |  |  |  |  |
| *E* earlier d   | ered to be of particular relevance<br>locument but published on or after the international        | invention "X" document of particular relevance; the cl                                | , ,                   |  |  |  |  |  |  |
| filing d  | ate  nt which may throw doubts on priority claim(s) or  | cannot be considered novel or cannot involve an inventive step when the doc           | be considered to      |  |  |  |  |  |  |
| which i   | is cited to establish the publication date of another<br>n or other special reason (as specified) | "Y" document of particular relevance; the cl  | aimed invention       |  |  |  |  |  |  |
| *O* docume  | ent referring to an oral disclosure, use, exhibition or   | cannot be considered to involve an inv<br>document is combined with one or mo         | re other such docu-   |  |  |  |  |  |  |
|   | ent published prior to the international filing date but  | ments, such combination being obviou in the art.                                      | · ·                   |  |  |  |  |  |  |
|   |   | *&* document member of the same patent f  | amily                 |  |  |  |  |  |  |
| Date of the a   | actual completion of the international search   | Date of mailing of the international sea  | rch report            |  |  |  |  |  |  |
| 1!  | 5 January 2001  | 05/02/2001  |                       |  |  |  |  |  |  |
| Name and m  | naiting address of the ISA  European Patent Office, P.B. 5818 Patentlaan 2                        | Authorized officer  |                       |  |  |  |  |  |  |
|   | NL – 2280 HV Rijswijk   |   |                       |  |  |  |  |  |  |
|   | Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,<br>Fax: (+31-70) 340-3016                              | Klocke, L-  |                       |  |  |  |  |  |  |

1

#### INTERNATIONAL SEARCH REPORT



| MAHLKE S A ET AL: "A COMPARISON OF FULL AND PARTIAL PREDICATED EXECUTION SUPPORT FOR ILP PROCESSORS" PROCEEDINGS OF THE ANNUAL SYMPOSIUM ON COMPUTER ARCHITECTURE, US, NEW YORK, ACM, vol. SYMP. 22, 22 June 1995 (1995-06-22), pages 138-149, XP000687803 ISBN: 0-7803-3000-5 | 3     |
|--|-------|
| AND PARTIAL PREDICATED EXECUTION SUPPORT FOR ILP PROCESSORS" PROCEEDINGS OF THE ANNUAL SYMPOSIUM ON COMPUTER ARCHITECTURE, US, NEW YORK, ACM, vol. SYMP. 22, 22 June 1995 (1995-06-22), pages 138-149, XP000687803   | 3     |
| the whole document   | -     |
| FR 2 770 662 A (INSIDE TECHNOLOGIES) 7 May 1999 (1999-05-07) the whole document  | 4-8   |
| MAHON M J ET AL: "HEWLETT-PACKARD PRECISION ARCHITECTURE: THE PROCESSOR" HEWLETT-PACKARD JOURNAL, HEWLETT-PACKARD CO. PALO ALTO, US, vol. 37, no. 8, 1 August 1986 (1986-08-01), pages 4-22, XP000211314 page 10, right-hand column, line 36 - line 59; figure 8               | 1,2   |
| ANONYMOUS: "Single Cycle Branch Operations for a High Speed Microprocessor. September 1981." IBM TECHNICAL DISCLOSURE BULLETIN, vol. 24, no. 4, 1 September 1981 (1981-09-01), page 1951 XP002157253 New York, US the whole document   | 1,2,4 |
| US 5 349 671 A (MAEDA TOSHINORI ET AL) 20 September 1994 (1994-09-20) column 4, line 64 -column 5, line 18 column 7, line 56 -column 8, line 12; figures 4,6   | 4-8   |
| PARKER AND VENESKI: "Control structure for making fast conditional branch decisions" IBM TECHNICAL DISCLOSURE BULLETIN, vol. 27, no. 2, July 1984 (1984-07), pages 1239-1240, XP002070445 ARMONK,US the whole document   | 4-8   |
| <del></del>  | · .   |
| ·  |       |
|  |       |
|  |       |
|  |       |

1

#### INTERNATI AL SEARCH REPORT

on patent family members

al Application No PC17EP 00/09267

| Patent document<br>cited in search report |   | Publication date |                | atent family memb r(s)              | Publication date                       |
|---|---|------------------|----------------|-------------------------------------|--|
| FR 2770662                                | A | 07-05-1999       | AU<br>EP<br>WO | 2118599 A<br>1027643 A<br>9923551 A | 24-05-1999<br>16-08-2000<br>14-05-1999 |
| US 5349671                                | Α | 20-09-1994       | JP<br>JP<br>JP | 2073964 C<br>3033930 A<br>7109588 B | 25-07-1996<br>14-02-1991<br>22-11-1995 |

# VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM

Absender:

MIT DER INTERNATIONALEN VORLÄUFIGEN PRÜFUNG BEAUFTRAGTE BEHÖRDE

Aπ: Barth, Stephan-Manuel REINHARD, SKUHRA, WEISE & PARTNER MITTEILUNG ÜBER DIE ÜBERSENDUNG DES INTERNATIONALEN VORLÄUFIGEN Eingegangen PRÜFUNG\$BERICHT\$ Friedrichstrasse 31 Reinhard - Skuhra - Weise Postfach 44 01 51 (Regel 71.1 PCT) D-80801 München 23. Jan. 2002 ALLEMAGNE Ansendedatum Ed. (Tag**i**Monat/Jahr) 21.01.2002 Frist Aktenzeichen des Anmalders ode WICHTIGE MITTELLUNG S0293 SB/swi Prioritātsdatum (Tag/Monat/Jahr) Internationales Anmeldedatum (Tag/Monat/Jahr) Internationales Aktenzeichen 24/09/1999 21/09/2000 PCT/EP00/09267 Anmelder INFINEON TECHNOLOGIES AG et al.

- Dem Anmelder wird mitgeteilt, daß ihm die mit der internationalen vorläufigen Prüfung beauftragte Behörde hiermit den zu der internationalen Anmeldung erstellten internationalen vorläufigen Prüfungsbericht, gegebenenfalls mit den dazugehörigen Anlagen, übermittelt.
- 2. Eine Kopie des Berichts wird gegebenenfalls mit den dazugehörigen Anlagen dem Internationalen Büro zur Weiterleitung an alle ausgewählten Ämter übermittelt.
- Auf Wunsch eines ausgewählten Amts wird das Internationale Büro eine Übersetzung des Berichts (jedoch nicht der Anlagen) ins Englische anfertigen und diesem Amt übermitteln.

#### 4. ERINNERUNG

Zum Eintritt in die nationale Phase hat der Anmelder vor jedem ausgewählten Amt innerhalb von 30 Monaten ab dem Prioritätsdatum (oder in manchen Ämtern noch später) bestimmte Handlungen (Einreichung von Übersetzungen und Entrichtung nationaler Gebühren) vorzunehmen (Artikel 39 (1)) (siehe auch die durch das Internationale Büro im Formblatt PCT/IB/301 übermittelte Information).

lst einem ausgewählten Amt eine Übersetzung der internationalen Anmeldung zu übermitteln, so muß diese Übersetzung auch Übersetzungen aller Anlagen zum internationalen vorläufigen Prüfungsbericht enthalten. Es ist Aufgabe des Anmelders, solche Übersetzungen anzufertigen und den betroffenen ausgewählten Ämtern direkt zuzuleiten.

Weitere Einzelheiten zu den maßgebenden Fristen und Erfordemissen der ausgewählten Ämter sind Band II des PCT-Leitfadens für Anmelder zu entnehmen.

Name und Postanschrift der mit der Internationalen Prüfung beauftragten Behörde

> Europäisches Patentamt D-80298 München

Tel. +49 89 2399 - 0 Tx: 523656 epmu d Fax: +49 69 2399 - 4465 Bevollmächtigter Bediensteter

Schall, H

Tel. +49 89 2399-2647



11:31

### VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM **GEBIET DES PATENTWESENS**

## **PCT**

## INTERNATIONALER VORLÄUFIGER PRÜFUNGSBERICHT

(Artikel 36 und Regel 70 PCT)

| Aktenzeichen des Anmelders o                                 | der Anwalts WEITERES VOR   | siehe Mitteilung über die Übersendung des Internationalen vorläufigen Prüfungsberichts (Formblatt PCT/IPEA/416)  |  |  |
|--|--|--|--|--|
| S0293 SB/swi   |  | nedatum(Tag/Monat/Jahr) Prioritätsdatum (Tag/Monat/Tag)  |  |  |
| Internationales Aktenzeichen                                 |  | dedatum (Tag/Monat/Jahr) Prioritätsdatum (Tag/Monat/Tag) 24/09/1999  |  |  |
| PCT/EP00/09267   | 21/09/2000   |  |  |  |
| Internationale Patentidassifikati G06F9/32 Anmelder          | on (IPK) oder nationale Klassifikation u                               |  |  |  |
| INFINEON TECHNOLOG   | BIES AG et al.   |  |  |  |
| Dieser internationale vo<br>Behörde erstellt und wi          | orläufige Prüfungsbericht wurde w<br>rd dem Anmelder gemäß Artikel 3   | on der mit der internationalen vorläufigen Prüfung beauftragten<br>6 übermittelt.  |  |  |
| 2. Dieser BERICHT umfa                                       | ßt insgesamt 6 Blätter einschließi                                     | ich dieses Deckblatts.   |  |  |
| und/oder Zeichnur  | nen, die geändert wurden und die                                       | handelt es sich um Blätter mit Beschreibungen, Ansprüchen<br>esem Bericht zugrunde liegen, und/oder Blätter mit vor dieser<br>gel 70.16 und Abschnitt 607 der Verwaltungsrichtlinien zum PCT |  |  |
| _  | en insgesamt 4 Blätter.  |  |  |  |
| Diose / Mageir C   | •  |  |  |  |
| ····   |  |  |  |  |
| 3. Dieser Bericht enthält                                    | Angaben zu folgenden Punkten:  |  |  |  |
| i ⊠ Grundlage  | des Berichts   |  |  |  |
| II 🗆 Priorität   |  |  |  |  |
| III 🗆 Keine Erst   | ellung eines Gutachtens über Neu                                       | heit, erfinderische Tätigkeit und gewerbliche Anwendbarkeit  |  |  |
| IV D Mangelnde   | Einheitlichkeit der Erfindung  |  |  |  |
| V 🛭 Begründet<br>gewerblich                                  | e Feststellung nach Artikel 35(2) h<br>en Anwendbarkeit; Unterlagen un | sinsichtlich der Neuheit, der erfinderischen Tätigkeit und der<br>d Erklärungen zur Stützung dieser Feststellung   |  |  |
| vı 🗆 Bestimmte   | angeführte Unterlagen  |  |  |  |
| VII 🗖 Bestimmte  | Mängel der internationalen Anme  | eldung   |  |  |
| VIII 🗖 Bestimmte   | Bemerkungen zur internationaler  | n Anmeldung  |  |  |
| Datum der Einrelchung des An                                 | trags  | Datum der Fartigstellung dieses Berichts   |  |  |
| 19/04/2001   |  | 21.01.2002   |  |  |
| Name und Postenschrift der m<br>Prüfung beauftragten Behörde | it der internationalen vorläufigen                                     | Bevoltmächtigter Bedienstater  |  |  |
| Europäisches Pal<br>D-80298 Münche<br>Tel. +49 89 2399       |  | Schneider, M   |  |  |
| Fax: +49 69 2399   |  | Tel. Nr. +49 89 2399 7509  |  |  |

### INTERNATIONALER VORLÄUFIGER PRÜFUNGSBERICHT

Internationales Aktenzeichen PCT/EP00/09267

| L. | Gru  | ndlage des Berich  | nts  |                                       |  |  |  |  |  |
|----|--|--|--|---------------------------------------|--|--|--|--|--|
|    | Hinsichtlich der Bestandteile der intemationalen Anmeldung (Ersatzblätter, die dem Anmeldeamt auf eine Aufforderung nach Artikel 14 hin vorgelegt wurden, gelten im Rahmen dieses Berichts als "ursprünglich eingereicht" und sind ihm nicht beigefügt, weil sie keine Änderungen enthalten (Regeln 70.16 und 70.17)): Beschreibung, Seiten: |  |  |                                       |  |  |  |  |  |
|    | 1,3-   | 16   | ursprüngliche Fassung  |                                       |  |  |  |  |  |
|    | 2,2a   | ı  | eingegangen am   | 05/12/2001                            | mit Schreiben vom                              | 03/12/2001                                     |  |  |  |
|    | Pate   | entansprüche, Nr.  | .:   |                                       |  |  |  |  |  |
|    | 1-3  |  | eingegangen am   | 05/12/2001                            | mit Schreiben vom                              | 03/12/2001                                     |  |  |  |
|    | Zeic   | :hnungen, Blätter  | <del>.</del>   |                                       |  |  |  |  |  |
|    | 1-3  |  | ursprüngliche Fassung  |                                       |  |  |  |  |  |
|    |  |  |  |                                       | ·  |  |  |  |  |
| 2. | die i  | internationale Anm   | the: Alle vorstehend genannte<br>neldung eingereicht worden ist<br>chts anderes angegeben ist. | n Bestandteile s<br>r, zur Verfügung  | standen der Behörde i<br>Joder wurden in diese | n der Sprache, in der<br>r eingereicht, sofern |  |  |  |
|    | Die<br>eing  | Bestandteile stand<br>gereicht; dabei han  | den der Behörde in der Sprach<br>idelt es sich um  | ne: zur Verfügi                       | ung bzw. wurden in die                         | eser Sprache                                   |  |  |  |
|    | □  | die Sprache der Ü<br>Regel 23.1(b)).   | Übersetzung, die für die Zwec  | ke der internatio                     | onalen Recherche eing                          | gereicht worden ist (nach                      |  |  |  |
|    |  | die Veröffentlichungssprache der internationalen Anmeldung (nach Regel 48.3(b)). |  |                                       |  |  |  |  |  |
|    |  | die Sprache der Uist (nach Regel 5   | Übersetzung, die für die Zwec<br>5.2 und/oder 55.3).   | ke der internatio                     | onalen vorläufigen Prü                         | fung eingereicht worden                        |  |  |  |
| 3. | Hin:<br>inte   | sichtlich der in der<br>Irnationale vorläufi                                     | internationalen Anmeldung of<br>ge Prüfung auf der Grundlage                                   | fenbarten <b>Nucl</b><br>des Sequenzp | eotid- und/oder Amir<br>rotokolls durchgeführt | nosäuresequenz ist die<br>worden, das:         |  |  |  |
|    |  |  | alen Anmeldung in schriftliche   |                                       |  |  |  |  |  |
|    |  | zusammen mit de  | er internationalen Anmeldung   | in computerlest                       | arer Form eingereicht                          | worden ist.                                    |  |  |  |
|    |  |  | nachträglich in schriftlicher Fo   |                                       |  |  |  |  |  |
|    |  | bei der Behörde  | nachträglich in computerlesba  | rer Form einger                       | reicht worden ist.                             |  |  |  |  |
|    |  | Offenbarungsgeh  | aß das nachträglich eingereich<br>nalt der internationalen Anmel                               | dung im Anmeld                        | iezeitpunkt ninausgen                          | t, wurde vorgelegt.                            |  |  |  |
|    |  | Die Erklärung, da  | aß di in computerlesbar r Fo<br>Il entsprichen, wurde vorgeleg                                 | rm erfassten Inf                      |  |  |  |  |  |

11:31

### INTERNATIONALER VORLÄUFIGER PRÜFUNGSBERICHT

Internationales Aktenzeichen PCT/EP00/09267

| 4. | Aufg   | grund der Änderunger                   | n sind folgende  | e Unte | erlagen fong           | efallen:  |  |  |  |
|----|--|--|------------------|--------|------------------------|---|--|--|--|
|    |  | Beschreibung,                          | Seiten:          | 4-     | g                      |   |  |  |  |
|    | ×  | Ansprüche,                             | Nr.:             | 4-(    | 0                      |   |  |  |  |
|    |  | Zeichnungen,                           | Blatt:           |        |                        |   |  |  |  |
| 5. | <ul> <li>Dieser Bericht ist ohne Berücksichtigung (von einigen) der Änderungen erstellt worden, da diese aus den<br/>angegebenen Gründen nach Auffassung der Behörde über den Offenbarungsgehalt in der ursprünglich<br/>eingereichten Fassung hinausgehen (Regel 70.2(c)).</li> </ul> |  |                  |        |                        |   |  |  |  |
|    |  | (Auf Ersatzblätter, de<br>beizufügen). | ie solche Ānde   | erung  | en enthalten,          | ist unter Punkt 1 hinzuweisen;sie sind diesem Bericht |  |  |  |
|    | 6. Etwaige zusätzliche Bemerkungen:  |  |                  |        |                        |   |  |  |  |
| ٧. | Begründete Feststellung nach Artikel 35(2) hinsichtlich der Neuheit, der erfinderischen T\u00e4tigkeit und der<br>gewerblichen Anwendbarkeit; Unterlagen und Erkl\u00e4rungen zur St\u00fctzung dieser Feststellung  |  |                  |        |                        |   |  |  |  |
| 1. | Fe   | ststellung                             | •                |        |                        |   |  |  |  |
|    | Ne   | uheit (N)                              |                  |        | Ansprüche<br>Ansprüche | 1-3   |  |  |  |
|    | Erf  | finderische Tätigkeit (l               |                  |        | Ansprüche<br>Ansprüche | 1-3   |  |  |  |
|    | Ge   | wemliche Anwendba                      | 11/0/10 / 100/10 |        | Ansprüche<br>Ansprüche | 1-3   |  |  |  |
|    |  |  |                  |        |                        |   |  |  |  |

2. Unterlagen und Erklärungen siehe Beiblatt



### INTERNATIONALER VORLÄUFIGER PRÜFUNGSBERICHT - BEIBLATT

Internationales Aktenzeichen PCT/EP00/09267

#### Zu Punkt V

Begründete Feststellung nach Art. 35 (2) hinsichtlich der Neuheit, der erfinderischen Tätigkeit und der gewerblichen Anwendbarkeit; Unterlagen und Erklärungen zur Stützung dieser Feststellung

Es wird auf folgende Dokumente verwiesen:

- D1: MAHON M J ET AL: 'HEWLETT-PACKARD PRECISION ARCHITECTURE: THE PROCESSOR' HEWLETT-PACKARD JOURNAL, HEWLETT-PACKARD CO. PALO ALTO, US, Bd. 37, Nr. 8, 1. August 1986 (1986-08-01), Seiten 4-22, XP000211314
- D2: ANONYMOUS: 'Single Cycle Branch Operations for a High Speed Microprocessor. September 1981.' IBM TECHNICAL DISCLOSURE BULLETIN, Bd. 24, Nr. 4, 1. September 1981 (1981-09-01), Seite 1951 XP002157253 New York, US
- D3: LEE R ET AL: 'PATHLENGTH REDUCTION FEATURES IN THE PA-RISC ARCHITECTURE' PROCEEDINGS OF THE COMPUTER SOCIETY INTERNATIONAL CONFERENCE (COMPCON)SPRING,US,LOS ALAMITOS, IEEE COMP. SOC. PRESS, Bd. CONF. 37, 24. Februar 1992 (1992-02-24), Seiten 129-135, XP000340724 ISBN: 0-8186-2655-0
- D4: MAHLKE S A ET AL: 'A COMPARISON OF FULL AND PARTIAL PREDICATED EXECUTION SUPPORT FOR ILP PROCESSORS' PROCEEDINGS OF THE ANNUAL SYMPOSIUM ON COMPUTER ARCHITECTURE, US, NEW YORK, ACM, Bd. SYMP. 22, 22. Juni 1995. (1995-06-22), Seiten 138-149, XP000687803 ISBN: 0-7803-3000-5
- Der Gegenstand des Anspruchs 1 ist nicht erfinderisch im Sinne von Artikel 33 (3) PCT.
- D1 (s. insbesondere S. 5, I. Sp., Z. 1-27, S. 10, r. Sp., Z. 36 S. 11, I. Sp., Z. 6) erklärt auf S. 10, r. Sp., Z. 42 - Z. 55:

Statistics of instruction sequences show that in an overwhelming majority of cases, a conditional branch instruction is immediately preceded by the instruction that sets the condition tested by the branch. HP Precision architecture capitalizes



#### INTERNATIONALER VORLÄUFIGER PRÜFUNGSBERICHT - BEIBLATT

Internationales Aktenzeichen PCT/EP00/09267

on that fact by combining the two instructions into one instruction, thus achieving code compaction, reduction of execution time, and elimination of condition code flip-flops in the processor state. Each conditional branch instruction includes a data transformation operation, which generates a condition that is used immediately to determine whether the branch is taken or not.

Das entsprechende Befehlsformat findet sich in D1, S. 20, Abbildung 8, Z. 5 ("BR"), so dass in D1

ein derartiger Prozessorbefehl einen Befehls-Opcode, Registeradressen (r), eine relative Sprungweite (i) und eine Post-Condition (c) (aber keine Precondition) enthält.

Offensichtlich wird die Post-Condition nach Durchführung des Befehls-Opcodes verwendet, um zu entscheiden, ob der bedingte Sprungbefehl ausgeführt werden soll oder nicht, sodass

Springen zu einer Sprungadresse in Abhängigkeit von der in dem Prozessorbefehl enthaltenen relativen Sprungweite erfolgt, wenn die Post-Condition erfüllt ist.

Ein gleichartiges Befehlsformat findet sich - ohne Nullifikations-Bit - auch in D2, S. 1951, Z. 13-14, wobei hier die Post-Condition integriert ist in den bedingten Sprungbefehl "BRND" ("Branch if ALU output negative"), und in D3, Kapitel 4.1, insbesondere Absatz 2, Z. 1-5, in Kombination z.B. mit dem "COMB"-Befehl ("Compare and Branch") aus Abbildung 7b.

- D4 beschreibt (siehe S. 138, r. Sp., Z. 15 S. 139, i. Sp., Z. 16), ein Verfahren b. ("full predicate support"), bei dem alle Befehle mit einer Precondition versehen sind und nur ausgeführt werden, wenn die Precondition erfüllt ist. Dieses Vorgehen ist bei diesem Ansatz offenbar unabhängig von der Komplexität und dem Inhalt der betroffenen Befehle.
- Es ist für den Fachmann der in D4 genannten Vorteile wegen nahe liegend, dieses Merkmal in das System von D1 (oder D2 oder D3) aufzun hmen, wodurch das Verfahren gemäß Anspruch 1 erreicht wird.

11:32



### INTERNATIONALER VORLÄUFIGER PRÜFUNGSBERICHT - BEIBLATT

Internationales Aktenzeichen PCT/EP00/09267

Die beanstandeten Ansprüche 2 und 3 scheinen keine zusätzlichen Merkmale zu enthalten, die den Anforderungen des PCT im Hinblick auf Neuheit und erfinderische Tätigkeit entsprechen.

10



jump instruction, so many dummy instructions (NOP), that is to say no-operation or waiting instructions, are inserted that the results remain correct in any case. However, not as many processor cycles are thereby utilized as dummy instructions that need to be processed.

It is therefore the object of the present invention to permit the processing of conditional jump instructions in a processor with pipelined architecture without so great a loss of processor cycles by dummy instructions.

According to the invention, this object is achieved by means of a method for processing conditional instructions in a processor with pipelined architecture 15 case of which there are added the instruction according to which a conditional jump is to be executed one or more additional bits that specify under which condition the conditional jump is to be It is already possible in this way 20 executed. establish earlier an instruction as to whether a branch or to be carried out not. Consequently, instruction which will be the next instruction after the conditional jump is already fixed earlier. It is 25 therefore possible to establish the jump destination of a conditional jump instruction much earlier by means of this branch prediction in the instruction set.

is particularly preferred in this case that in addition the appropriate jump address is added to each 30 instruction according to which a conditional jump is to be executed. In this way, not only is an instruction known earlier as to whether a conditional jump is to be carried out or not, but the corresponding 35 destination address is already known. instruction can therefore already be requested from the main memory of the processor.

Furthermore, it is preferably possible in addition to add to each instruction one or more bits that specify under which conditions the instruction is actually to be executed.

5

10

15

20

For the purpose of further optimization of the processing speed of the processor, it is particularly preferred here, in the case of each of the instructions with one or more additional bits, for a check to be made in the processor in parallel with the execution of the instruction of the flags corresponding to the bit or bits (for example, zero, carry, overflow) when the corresponding bit is set, and for the program counter of the processor to be set correspondingly as a function of this result.

The object of the present invention is likewise achieved by means of an apparatus for processing conditional jump instructions in a processor with pipelined architecture, in which an apparatus is provided for altering the program counter reading in order to execute the conditional jumps.

It is particularly preferred in this case when the apparatus for altering the program counter reading has one or more inputs for corresponding additional bits in the machine instructions of the processor, and one or more inputs for the corresponding flag signals from the arithmetic-logic unit of the processor.

30

35

It is particularly advantageous in this case if it is ensured that the corresponding additional bits from the machine instructions are present simultaneously with the associated flag signals at the apparatus for altering the program counter reading.

The apparatus for altering the program counter reading is preferably equipped with an adder.

#### Patent claims

1. method for processing conditional jump instructions in processor with а pipelined 5 architecture, characterized in that there are added to each instruction according to which a conditional jump is to be executed one or more additional bits that specify under which condition the conditional jump is to be executed.

10

The method as claimed in claim 1, characterized in that in addition the appropriate jump address is added to each instruction according to which a conditional jump is to be executed.

15

20

- 3. The method as claimed in claim 1 or claim 2, characterized in that in addition there are added to each instruction one or more bits that specify under which conditions the instruction is actually to be executed.
- 4. The method as claimed in one of claims 1 to 3, characterized in that, in the case of each of the instructions with one or more additional bits, a check is made in the processor in parallel with the execution of the instruction of the flags corresponding to the bit or bits (for example, zero, carry, overflow) when the corresponding bit is set, and the program counter (PC) of the processor is set correspondingly as a function of this result.
- 5. An apparatus for processing conditional jump instructions in a processor with pipelined architecture, characterized in that an apparatus is provided for altering the program counter reading in order to execute the conditional jumps.

5

- 6. The apparatus as claimed in claim 5, characterized in that the apparatus for altering the program counter reading has one or more inputs for corresponding additional bits in the machine instructions of the processor, and one or more inputs for the corresponding flag signals from the arithmetic-logic unit of the processor.
- 7. The apparatus as claimed in claim 6, characterized in that the corresponding additional bits from the machine instructions are present simultaneously with the associated flag signals at the apparatus for altering the program counter reading.
- 15 8. The apparatus as claimed in one of claims 5 to 7, characterized in that the apparatus for altering the program counter reading comprises an adder.